9299.net
大學生考試網 讓學習變簡單
當前位置:首頁 >> >>

數電課程設計-八位數字搶答器_圖文

數電課程設計-八位數字搶答器_圖文

課程設計

課程名稱電子技術綜合設計與實踐

題目名稱 八位數字搶答器 _

學生學院

_

專業班級

學 號_

學生姓名_

組員

指導教師_ _ _

20 年 月 日
1

目錄
一、課程設計的內容 ........................................3 二、課程設計的要求與數據 ..................................3 三、課程設計應完成的工作 ..................................4 (一) 設計思路 ...........................................4 (二) 模擬仿真 ...........................................4 (三) 下載 ...............................................4 (四) 實驗結果驗證 .......................................4 四、課程設計進程安排 ......................................5 五、EDA 實驗電路圖 .........................................5 六、各模塊原理介紹 ........................................8 綜述: ....................................................8 搶答電路設計: ............................................8 定時電路設計: ............................................9 電子計分電路設計 ..........................................9 七、實驗結果與問題討論和心得體會 ..........................9 實驗結果 ..................................................9 心得體會 .................................................10
2

廣東工業大學課程設計任務書

題目名稱 學生學院 專業班級 姓名 學號

電子技術綜合設計與實踐

一、課程設計的內容
1)利用各種器件設計一個多路智力競賽搶答器。 2)利用 DE2 板對所設計的電路進行驗證。 3)總結電路設計結果
二、課程設計的要求與數據
1. 搶答器同時供 8 名選手或 8 個代表隊比賽,分別用 8 個按鈕 S0 ~ S7 表示。 2. 設置一個系統清除和搶答控制開關 S,該開關由主持人控制。 3. 搶答器具有鎖存與顯示功能。即選手按動按鈕,鎖存相應的編號,并在優
先搶答選手的編號一直保持到主持人將系統清除為止。 4. 搶答器具有定時搶答功能,且一次搶答的時間由主持人設定(如,30 秒)。
當主持人啟動"開始"鍵后,定時器進行減計時,同時揚聲器發出短暫的聲 響,聲響持續的時間 0.5 秒左右。 5. 參賽選手在設定的時間內進行搶答,搶答有效,定時器停止工作,顯示器 上顯示選手的編號和搶答的時間,并保持到主持人將系統清除為止。 6. 如果定時時間已到,無人搶答,本次搶答無效,系統報警并禁止搶答,定 時顯示器上顯示 00。

3

三、課程設計應完成的工作
(一) 設計思路 1.學習要求:
復習編碼器、十進制加/減計數器的工作原理,設計可預置時間的定時電路分析 與設計時序控制電路。畫出定時搶答器的整機邏輯電路圖,掌握智力搶答器的工作 原理及其設計方法,并對各種元器件的功能和應用有所了解。并能對其在電路中的 作用進行分析。例如:優先編碼器 74LS148 和 RS 鎖存器 74LS279 以及十進制同步 加/減計數器 74LS192。 2. 設計思路
設定一條控制總線 S 控制整個系統的運作,高電平有效。設定一個清零控制, 用于清除上一次搶答的顯示,高電平清零。另設定了一個自主的計數器置數控制 set。 由于 DE2 板上僅提供 50MHz 和 27MHz 的時鐘,需設定 lpm_counter 分頻器(或者 74LS292、74LS56 分頻器)對系統時鐘進行分頻,計數器主要是用兩個 74LS190, 通過這兩個計數器,進行 30 秒的倒數。 (二) 模擬仿真
使用 QUARTUS II 軟件,用原理圖輸入方法,進行編譯,仿真。
(三) 下載 模擬仿真結果正確后,結合實驗板設置各輸入、輸出端;指定下載芯片,重新 編譯。編譯結果正確后下載到相應芯片中。
(四) 實驗結果驗證 下載完成后,在實驗板上驗證結果。
4

四、課程設計進程安排

序號

設計各階段內容

1

實驗資料搜索

2

實驗電路圖設計

3

硬件模擬仿真及調試

4

結果驗證及檢查

五、EDA 實驗電路圖
EDA 電路總圖:

地點

起止日期

圖書館、實驗室 實驗室 實驗室 實驗室

2010.6.21 至 2010.6.21
2010.6.22 至 2010.6.22
2010.6.23 至 09.6.23 2010.6.24-至 2010.6.25

.搶答部分電路圖
5

.計時部分電路圖:
1.30 秒正計時電路:
2、30 秒倒計時電路
6

pin_name63

INPUT VCC

GND

VCC

74138

Y0N

A

Y1N

B

Y2N

NOT inst66

NOT inst65

74190

LDN

A

QA

B

QB

C

QC

74244 1GN 1A1 1Y1 1A2 1Y2 1A3 1Y3

7447

A

OA

B

OB

C

OC

OUTPUT OUTPUT OUTPUT

pin_name70 pin_name71 pin_name72

C

Y3N

D

QD

1A4 1Y4

D

OD

OUTPUT

pin_name73

NOT inst96 NOT

G1

Y4N

AND2

GN MXMN

2GN

LTN

OE

OUTPUT

pin_name74

G2AN Y5N

DNUP RCON

2A1 2Y1

RBIN

OF

OUTPUT

pin_name75

NinOsTt98

GND

G2BN Y6N Y7N
inst573:8 DECODER

inst64

CLK inst60BCD COUNTER

2A2 2Y2 2A3 2Y3 2A4 2Y4

BIN

OG

RBON

inst69BCD TO 7SEG

OUTPUT

pin_name76

inst59OCTAL BUF.

NOT inst99

inst97 NOT

inst100

inst101 NOT

AND2 inst67

74190

LDN

A

QA

B

QB

C

QC

D

QD

GN MXMN

DNUP RCON

CLK

GND

inst68BCD COUNTER

74244 1GN 1A1 1Y1 1A2 1Y2 1A3 1Y3 1A4 1Y4
2GN 2A1 2Y1 2A2 2Y2 2A3 2Y3 2A4 2Y4
inst63OCTAL BUF.

7

AND2 inst72
AND2 inst76

74190

LDN

A

QA

B

QB

C

QC

D

QD

GN MXMN

DNUP RCON

CLK

GND

inst74BCD COUNTER

74190

LDN

A

QA

B

QB

C

QC

D

QD

GN MXMN

DNUP RCON

CLK

GND

inst78BCD COUNTER

AND2 inst80

74190

LDN

A

QA

B

QB

C

QC

D

QD

GN MXMN

DNUP RCON

CLK

GND

inst82BCD COUNTER

AND2 inst84

74190

LDN

A

QA

B

QB

C

QC

D

QD

GN MXMN

DNUP RCON

CLK

GND

inst86BCD COUNTER

AND2 inst88

74190

LDN

A

QA

B

QB

C

QC

D

QD

GN MXMN

DNUP RCON

CLK

GND

inst90BCD COUNTER

AND2 inst92

74190

LDN

A

QA

B

QB

C

QC

D

QD

GN MXMN

DNUP RCON

CLK

GND

inst94BCD COUNTER

74244 1GN 1A1 1Y1 1A2 1Y2 1A3 1Y3 1A4 1Y4 2GN 2A1 2Y1 2A2 2Y2 2A3 2Y3 2A4 2Y4 inst73OCTAL BUF.
74244 1GN 1A1 1Y1 1A2 1Y2 1A3 1Y3 1A4 1Y4 2GN 2A1 2Y1 2A2 2Y2 2A3 2Y3 2A4 2Y4 inst77OCTAL BUF.
74244 1GN 1A1 1Y1 1A2 1Y2 1A3 1Y3 1A4 1Y4 2GN 2A1 2Y1 2A2 2Y2 2A3 2Y3 2A4 2Y4 inst81OCTAL BUF.
74244 1GN 1A1 1Y1 1A2 1Y2 1A3 1Y3 1A4 1Y4 2GN 2A1 2Y1 2A2 2Y2 2A3 2Y3 2A4 2Y4 inst85OCTAL BUF.
74244 1GN 1A1 1Y1 1A2 1Y2 1A3 1Y3 1A4 1Y4 2GN 2A1 2Y1 2A2 2Y2 2A3 2Y3 2A4 2Y4 inst89OCTAL BUF.
74244 1GN 1A1 1Y1 1A2 1Y2 1A3 1Y3 1A4 1Y4 2GN 2A1 2Y1 2A2 2Y2 2A3 2Y3 2A4 2Y4 inst93OCTAL BUF.

電子計分器電路圖

電路總體框圖
六、各模塊原理介紹 綜述:
定時搶答器的總體框圖如圖所示,它由主體電路和擴展電路兩部分組成。主體電路完成基 本的搶答功能,即開始搶答后,當選手按動搶答鍵時,能顯示選手的編號,同時能封鎖輸入電 路,禁止其他選手搶答。擴展電路完成定時搶答的功能。
如圖所示的定時搶答器的工作過程是:接通電源時,節目主持人將開關置于“清除”位置, 搶答器處于禁止工作狀態,編號顯示器滅燈,定時顯示器顯示設定的時間,當節目主持人宣布 搶答題目后,說一聲“搶答開始”,同時將控制開關撥到“開始”位置,揚聲器給出聲響提示, 搶答器處于工作狀態,定時器倒計時。當定時時間到,卻沒有選手搶答時,系統報警,并封鎖 輸入電路,禁止選手超時后搶答。當選手在定時時間內按動搶答鍵時,搶答器要完成以下四項 工作: A. 優先編碼電路立即分辨出搶答者的編號,并由鎖存器進行鎖存,然后由譯碼顯示電路顯示
編號; B. 揚聲器發出短暫聲響(實驗中用閃燈代替),提醒節目主持人注意; C. 控制電路要對輸入編碼電路進行封鎖,避免其他選手再次進行搶答; D. 控制電路要使定時器停止工作,時間顯示器上顯示剩余的搶答時間,并保持到主持人將系
統清零為止。當選手將問題回答完畢,主持人操作控制開關,使系統回復到禁止工作狀態, 以便進行下一輪搶答。 搶答電路設計: 搶答電路的功能有兩個:一是能分辨出選手按鍵的先后,并鎖存優先搶答者的編號,供譯 碼顯示電路用;二是要使其他選手的按鍵操作無效。選用 8 線—3 線優先編碼器 74LS148 和 RS
8

鎖存器 74LS279 可以完成上述功能,其電路組成如圖所示。
其工作原理是:當主持人控制開關處于“清除”位置時,RS 觸發器的 R 端為低電平,輸出
端(4Q~1Q)全部為低電平。于是 LED 顯示器滅燈;74148 的選通輸入端 ST =0,74LS148 處于
工作狀態,此時鎖存電路不工作。當主持人開關撥到“開始”位置時,優先編碼電路和鎖存電 路同時處于工作狀態,即搶答器處于等待工作狀態,等待輸入端 I 7... I 0 輸入信號,當有選手 將鍵按下時(如按下 S5),74LSl48 的輸出 Y2 Y1 Y0 =010,Y EX =0,經 RS 鎖存器后,CTR=l,BI =1, 74LS279 處于工作狀態,4Q3Q2Q=101,經 74LS47 譯碼后,顯示器顯示出“5”。此外,CTR=1, 使 74l48 的 ST 端為高電平,74LSl48 處于禁止工作狀態,封鎖了其它按鍵的輸入。當按下的鍵 松開后,74l48 的為 Y EX 高電平,但由于 CTR 維持高電平不變,所以 74LSl48 仍處于禁止工作 狀態,其它按鍵的輸入信號不會被接收。這就保證了搶答者的優先性以及搶答電路的準確性。 當優先搶答者回答完問題后,由主持人操作控制開關 S,使搶答電路復位,以便進行下一輪搶 答。
定時電路設計:
節目主持人根據搶答題的難易程度,設定一次搶答的時間,通過預置時間電路對計數器進 行預置,選用十進制同步加/減計數器 74LSl92 進行設計,計數器的時鐘脈沖由秒脈沖電路提供。 具體電路如圖所示。
其工作原理是:計數器由兩片同步十進制加/減計數器 74LS292 級聯,構成一個 100 以內的 減計數器。當主持人控制開關 S 撥在“清零”時,兩片計數器的 LD=0,將由 D3 D2 D1 D0 設定 的時間送至 Q3 Q2 Q1 Q0,經譯碼器顯示電路,顯示搶答限定時間。由于秒脈沖式經過控制門 送至個位計數器的 CPd 端,控制信號為十位計數器的 BO 端。因此,當主持人控制開關 S 撥在“開 始”位置是,2B0=1,控制門開,秒脈沖通過,計數器減計。當計數器減計數至 0 時,2BO=-0, 控制門館,秒脈沖被封鎖,計數器停止計數。
電子計分電路設計:節目主持人根據搶答題的對錯情況進行加分減分,主持人另外有個加分或 減分的控制端,當參賽選手搶到題目時,一方面由主持人確定是否加分,同時用三線八線譯碼 器譯出是哪位,譯碼器相對應的輸出端為低電平,低電平經過非門與主持人共同確定加法器或 減法器是否啟動,同時確定三態門的工作狀態,除了搶到題目的人員相對應的三態門才會通過, 其他的為高阻態,跟著后面的顯示器會顯示相對應人員的分數情況,就是八位同時用一個計數 顯示器來表示他們各自的分數同時保存他們的分數情況。
七、實驗結果與問題討論和心得體會
實驗結果 在 DE2 板上模擬顯示出選手編號和倒計時顯示,實驗基本完成,由于時間關系,我們的計
分器還不能實現。 問題討論
在模擬仿真時,曾經遇到計時電路不會倒數,只是定在一個數值上。后來經過認真檢查發現 原來是管腳分配錯誤,我選擇的是一個按鈕時的管腳,但是那個分頻需要脈沖,輸入應該是定 在 50MHZ 的,管腳代號是 PIN_N2 的,經過改正后,問題解決。
還有一個就是我的搶答電路的選手編號出現了問題,在 1、2 號出現異常。于是我認真檢 查優先編碼器和鎖存器芯片的連線,發現并沒有問題。正當我一直想不到問題的關鍵所在時,
9

突然我嘗試在其中一個輸出的連線上加上一個緩沖器后,問題就解決了。還有是關于 74ls279 的使用,由于對此器件不熟悉,照成在接線的時候出現錯誤,經過把四個 SR 鎖存器的單獨實驗, 終于搞清楚有關管腳的正確接法。接下來還有是關于實驗用的硬件的問題,有借過一個是開關 出了問題的,當主持人還沒有按下開始鍵就已經可以進行搶答了,可是當主持人按下開始鍵的 時候就沒人能搶答了,后來重新接了其他的管腳就行了。實驗時候有個很特別的現象就是當在 顯示搶答人員號數的系統的時候,在譯碼器和顯示管間接入些相關的報警系統會使得時鐘的計 數出現逐漸緩慢的現象,而且有時會出現些關于競爭冒險的現象,確實這里面的學問需要我們 以后要更細心地探討。
心得體會
這周我們主要學習使用可編程邏輯器件和 QUARTUS II 軟件,來完成一個八位的數字搶答器 的設計。開始時完全不知道該如何著手,后來冷靜思考后覺得還是從最基本的軟件入手,去圖 書館查閱相關資料,熟悉 QUARTUS II 軟件的的基本操作和具體應用。因為對元件的庫文件元器 件的不熟悉,耽誤了整個實訓的進程。
這次實訓令我受益匪淺,想問題要全面,不可急躁的去解決問題。另外發現與解決問題需 要一定的技巧,要善于掌握嚴密的邏輯思維和培養獨立思考的習慣。

參考文獻

1. 閻石. 數字電子技術. 高等教育出版社,2006. 2. 謝云 現代電子技術實踐課程指導 機械工業出版社 3. 百度百科 http://baike.baidu.com/

發出任務書日期: 年 月 日 指導教師簽名:

計劃完成日期:

年 月 日 基層教學單位責任人簽章:

主管院長簽章:

10


網站首頁 | 網站地圖 | 學霸百科 | 新詞新語
All rights reserved Powered by 大學生考試網 9299.net
文檔資料庫內容來自網絡,如有侵犯請聯系客服。[email protected]
甘肃快3综合走势图